ハードウェア記述言語 HDL を用いた
行列計算専用プロセッサ設計
背景
我々の研究室では、計算物理の研究を主として行なっている。脳の神経を真似た ニューラルネットワークや、量子スピン の計算は現在の CPU 上で実現するのは非常に非効率であり、専用の論理回路上に実現することが望まれている。このための専用計算機をつくる試みが、他の研究者によってなされているが、その技術的な困難から大きな研究分野に発展するにいたってはいない。さらに行列計算に代表される線形計算は、演算素子間の通信が律速であり、並列計算機にも完全には適しない。
目的
我々は新しい論理と計算機アーキテクチャの原理を考える上で、自由に論理回路が動的に組み込める FPGA に大変興味をもって研究を行なっている。FPGA の特質をいかした論理回路を設計する事が本研究の目的である。
共同研究
上記の研究を進めるにあたり、(株) 画像技研の技術支援を受け、HDLで設計した回路を評価するプリント基板を設計・製作した (1997年) 。
![](evalboard.jpg)
製作した基板
本研究室で使用している基板
アルテラ・ユニバーシティ・プログラム
大規模集積回路設計のための HDLソフトウェア を Altera社 より提供を受けている。(1998年)
齋藤研究室へは => こちら
VHDL についての研究Web Page へは => こちら
木村齋藤研究室へは => こちら