Flex Design Kit/CQ の使い方。

VHDL言語を習得し、それを実際に動作させることは難しい。これを簡単に習得するためのプログラムがCQ出版社の Flex Design Kit/CQである。この中にはFLEX8000というFPGAが搭載されたボードが入っている。その他にも当研究室では5V電源(ngyuenさんが製作)とプリンタケーブルを用意した。
また、このDesign Kitの使用方法は、現在の試験用基板やアルテラのUP1ボードにも応用できるので、最初にこれを学んでおいたほうがいい。

使用方法

  1. Create Project
    まずPeakVHDLを起動し、メニューの"File"から"New Project"を選び、Projectのウインドウが表示される。そして、"File"から"New Module"を選ぶ。すると、"Save Project"というダイアログが表示されるので、適当なディレクトリにProjectファイル(*.acc)を保存する。そして、Moduleファイル(*.vhd) の名前を決めると、あるメッセージがあらわれるので、そこでは左下の"Create Brank Module"を選択する。すると空のVHDLファイルができる。

  2. Edit VHDL File
    次に、そのVHDLファイルにデジタル回路を書く。そのとき、以下のデータは誰が作ったかがわかるようにするのと、EDFファイルに変換するために必要。 
    ------------------------------------------------------------
-- Read and Write Memories   (FLEX10k)			  --
-- < mem15.vhd >					  --
-- 1998/06/16 (Tue) 					  --
-- yamaoka@tube.ee.uec.ac.jp				  --
------------------------------------------------------------

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

library metamor;
use metamor.attributes.all;
  1. Compile VHDL File
    VHDLファイルを作成したら、Compileして構文上のエラーを調べる。Compileはのアイコンをクリックすればよい。

  2. Create Waveform File
  3. Simulate Mode
    Compileしたら必要に応じてSimulateをする。Simulateはのアイコンをクリックすればよいが、最初のうちはSimulateの必要がないので、ここでは省略。

  4. Result is coincident
    ここでVHDL言語を論理回路の形に置き換え(Synthesize)をする。その前に、"Options"メニューの"Synthesize"で、右側の"Device Family"で"Altera All, Devices(EDIF)"を選択し、左下の"include synopsys library"をチェックしておく。そして、のアイコンをクリックすればSynthesizeが始まる。

  5. Create config data
    Synthesizeが終わったら、MaxPlusIIを起動する。そして、"File"の"Open"から先ほど作ったEDFファイルを開き、"Project"の"Set Project Current File"でMaxPlusのプロジェクトファイルを作成する。
    そして、"MaxPlusII"のCompilerでCompileの準備をする。"Assign"の"Devices"を選択し、左下の"Show High Speed.."というところのチェックをはずす。そして、"FLEX8000"の上から2番目の"8282ALC84-4"を選択する。あとはCompileのウインドウのStartをクリックしてFPGAにダウンロードしやすい形にCompileする。Compileに成功するとEDFファイルと同じディレクトリにttfファイルができる。

  6. Download to Chip
    最後にFlex CQにダウンロードをする。ダウンロードは"flexcq.bat","flexdev.exe"を先ほどのディレクトリにコピーする。そしてDOSプロンプトで

    flexcq *.ttf(*は作成したttfファイル)

    でFlex CQのFPGAにダウンロードをされる。

コメントまたはアドバイスなどがあれば以下のアドレスへどうぞ。
numa@tube.ee.uec.ac.jp
齋藤 理一郎 の Home Page へ (rsaito@tube.ee.uec.ac.jp)