N> 高田様、今日は、グェン＠木村・斉藤研です。 N> N> 今日のミーティングの報告をお送りします。 今日はお疲れ様でした。メーティングのあとの、研究室の配置換え の作業は大変でした。 N> ====== １９９６年４月２４日のミーティングの報告 ============= N> １)今日やった内容 N> ~~~~~~~~~~~~~~~~~ N> 自分で作成してきた加算器のソースファイルを画像技研 N> にあるMax+PlusII でコンパイルしてみました。操作方法、 N> 特にシミュレーションが電通大にある leapfrog とかなり N> 違っていたのでいろいろ迷いました。 compiler の違いによる動作は気にしないで下さい。 ITL にも PeakVHDL の 3 ヵ月試用版を install し実行しましょう。 N> 松尾のソース : 条件付代入文でエラーになって、コンパイルできません N> でした。今の所、原因が Max+PlusII の設定が悪いのか、 N> Max+PlusII がそのような構文をサポートしていないのか N> 分かりません。 条件分岐は プログラミング言語の基本操作でなければいけません。 Max+PlusII で support している形を理解しなければいけませんが、 compiler が他のもので ok ならそれで結構です。 N> グェンのソース： 変更を少し加えるとコンパイル出来ました。エラーは N> ありませんでしたが、warning が沢山出ました。シミュレー N> ションも出来ましたが、leapfrog 上では正常に動作した N> ものの、Max+PlusII では全く違う結果が出ました。1 と N> 2 を入力に入れると和の３が出力されますが、O と O を N> 入れると０でない値が出力されました。また、遅延時間が N> 非常に長く、入力が早く変動する時は出力が不安定になっ N> ていました。ソースの何処かで、間違えてあるモジュール N> の出力をそれの入力に戻すため、回路が発振すると思われ N> ます。今後、回路構成を再考し、冗長な部分を取り除き、 N> 遅延時間が短くなるようなモデルにしなければなりません。 出力を入力に戻す feedback 回路の場合 遅延の効果 が考慮されな ければならないはずです。simulator でそこが表現出来ないのだと 思います。今度その様子を見せて下さいませ。 N> ＃leapfrog のシミュレータは信号の遅延時間を無視する N> ので、回路の実際の動作をチェックすることが難しいです。 ここにかいてありました。 N> ２)今日の課題 N> ~~~~~~~~~~~~~ N> 加算器と乗算器の設計を完成し、それを用いて内積を計算する回路を設 N> 計する。 いよいよ、内積の演算回路ですか。楽しみですね。 ITL の meeting は 木曜日で ok です。火曜日は私の部屋で いろ いろ教えてもらう日にします。 FPGA の kit は 本日注文しました。早ければ来週きます。 -------- 電気通信大学電子工学科 齋藤 理一郎 rsaito@tube.ee.uec.ac.jp