第十四回(98/10/13)のコメント

array size を小さくして、動作するか確認してください。これが 重要なpoint です。また logic の 遅延に対応する clk 数を ソー スに直接書き込まずに、プログラムの先頭に パラメータとして表 示して下さい。積の おくれ 2 クロックを待たずに 偶数番と奇数 番の内積を別に行なうような回路の更新を試みて下さい。

VHDL ソースの書き方で、研究室ルールや注意の頁をつくって下さい。

上のようなことは、セミナーの時間にコメントしました。是非 報告のなかに 私のコメントと、それに対する方針を加えて下さい。

沼君へのコメント

プログラムは見やすくなりましたが、まだ動作が不安定だそうで、 抜本的な変更が必要かも知れません。VSYNC が もっとも親になる ような process の設計が、良いと思います。親プロセスと子プロ セスの関係をソースの最初に記述して下さい。

プログラムでコメントを書くと言うことは、書く行の意味を記述す ることも重要ですが、それよりも process との関係、分岐手続き の記述の方がより重要です。VHDL ソースの書き方で、研究室ルー ルや注意の頁をつくって下さい。

When の 記述で others をいれて動作したか報告下さい。

上のようなことは、セミナーの時間にコメントしました。是非 報告のなかに 私のコメントと、それに対する方針を加えて下さい。