理論グループのミーティングの報告

山岡

＜除算器＞ fpdiv.vhd, 検証結果

(ソース説明)

このソースは、乗算器における仮数部の乗算の部分を、引き算を使い除算にすることで実現した。

(ソース説明)

ここでは平方根を計算するアルゴリズムとして開平算を採用した。開平の計算部分はループ文を用いて組合せ回路として記述し、関数として呼び出せるようにした。

沼

＜DRAMの動作原理＞ DRAM1.vhd

(動作について)

DRAMは読み書きをするアドレスを指定するためのRAS,CAS信号、アドレス信号、読み書きを指定するWE信号、データを読み書きするI/O信号から成り立っている。また、DRAMはデータがすぐ消えるので一定時間(15.6us)おきにリフレッシュする必要がある。
読みだし動作、書き込み動作、リフレッシュ動作のときの信号のタイミングをしたに示す。

読み出し動作	書き込み動作
リフレッシュ

読みだし動作および書き込み動作はt_RCDが20-40ns、t_RASが60ns以上、t_RPが40ns以上と決まっているので、1クロック25nsとして6クロックで行なわれる。
また、これらの動作のコントロールをするためのVHDLソースを上のDRAM1.vhdに示す。

(齋藤先生のコメント)

このDRAMを実際に動作できるようなVHDLプログラムを作成するように言われた。
また、VGA出力に関しては、ソースを山岡君に見てもらい、問題があれば山岡君が作るように言われた。