理論グループのミーティングの報告

山岡

前回まで 1 の FPGA で機能を実現してきたが、ハウスホルダ法による固有値、固有ベクトルを求めるアルゴリズムの使用する論理セルが収まりきらなくなってしまったので、下図のように FPGA を 2 つ用いて計算システムを構成しようと考えている。
また、今までの計算方法（積和など）を実現したいので、計算するデータは FLEX 2nd のメモリに格納し、また計算時間を少なくするため、2 つの FPGA の通信をなるべく抑えようと考えている。

以上 山岡 98/11/24/15:30

沼

＜VGA出力＞ 白い四角white.vhd
フランス国旗france.vhd
テレビに使われるようなカラーバーcolor.vhd

(ソース説明)

今回はソースを全体的に変更し、水平同期サイクルから垂直同期サイクルを動かせるようにした。
まず、水平同期サイクルのプロセスを作成し、その中に水平同期信号とRGB出力がされる。そして、その水平同期をカウントし、垂直同期サイクルのプロセスを動作させる。そのときの水平同期のカウンタの値によって、垂直同期信号と、水平同期サイクルの信号出力が決められる。

(今後の課題)

このプログラムにより、モニターにVGA出力できるようになった。しかし、画面がちらついて見える。この問題点を確かめるために、640x480の画面を1ドットずつ表示させてみる。そして、表示されていないドットがあるか調べる。