PCI バスの動作原理

という項目を作って riron/vhdl/pci の下で紹介するのが適当だと 思います。信号処理の図も gif にして、一緒に示した方が良いと 思います。

PCI バスを通じて行われるデータやプログラムの交換を整理するこ とが必要だと思います。

PCI ボードの系は制作にどれぐらい時間がかかるかを高田さんに聞 いてみてください。8 月の頭には、研究室の PC に FPGA を 実装 した PCI ボードを搭載できるようなスケジュールにしたいと思い ます。8 月には、 FPGA 上で GL と GS を つけて試験をすること が望まれます。

PCI ボードの設計に必要な基本設計を 5 月中に終了することが 必要です。

EDO RAM は動作上も価格も適当なメモリだと思います。問題は ソケットに EDO RAM を入れた時、page を決める bit 数が EDO RAM の容量に依存しないことが必要です。そのようになってい るのでしょうか? ==> 高田さん。また SIMM に 必要に 応じて メ モリ容量を変更したいと思いますが、これは PC のように容量を 自動で認識するようにできるのでしょうか?

松尾君の ver. 2.00 の GL GS の構成は理解しました。 問題は、実際の対角化のプログラムを入れた時に、データの流れを 示してみることが必要になります。とくに 行列 A を 下三角の部 分だけをいれるようにするか、または NxN 全てをいれるか? また は両方できるようにするか (N の大きさによって選択できるように する。) 等の方針を定める必要があります。

方針は、以下の通りです。

(a) 次の計算をするために、前の計算の終了をまっては決していけ ない。
(b) 次の計算に必要な情報を、最優先で計算する。
(c) 演算とデータの流れは常に同時に独立になされなければいけな い。

ハウスホルダー変換と逆変換は松尾君、2 分法と逆反復法はグェン 君が担当して、~rsaito/tex/VHDL/para-chart.tex のような表に 手書きで結構ですから、式を記入して来て下さい。

グェン君の PCI の 発表は、30 分で良くまとまっていました。

松尾君は 60 分でまだ発表量を把握していないようでした。質疑を しなくてよいように話の順番を構成する必要があります。また 図 を書く時にも、話を中断しないことが必要です。

各自報告のときにそのまま使え、さらにそのまま卒論にも使えるよ うな資料をコンピュータ上に生成しそれを使うようにすると 30 分 を有効に利用できます。