仕組みを難しくしない範囲で実現したいところです。もし仕組みが 複雑になるのであれば GS を 2 個作った方が良いです。2 倍には なりますが 律速となるところは、同じであると思います。 それはそれで良いと思います。でも簡単な工夫で速度が 2 倍になるのであれば、重要な工夫だと思います。これを 3 倍 4 倍に出来ませんか?

内積を計算する 2 つの vector a_i b_i を SRAM に入れて そこから実現することが良いと思います。register は SRAM の 速度が律速になるように、内部の速度を速くするのに用いましょう。 掛け算がどれくらいで処理できるかを見極めたいところです。 SRAM は 15ns で動作するそうです。

我々の研究の一つの 売り(=sales point)として、 chip に FLEX を用いて、論理を動的に変更することが考えられます。つまり householder 変換のときは、householder 変換の論理を load する、 次に 2 分法の時には 2 分法の論理を load する ようにすれば 小さな gate array LSI でも有効に利用することが出来ます。 ===> 高田さんどうでしょうか?

CQ 出版から購入した ボードから pin を取り出してそこにいろい ろ digital 回路を組み込むことが出来ることを確認したことは、 大きな進歩です。

nguyen 君の作った rotate.vhd (0-F まで周期的に表示) を 松尾 君 の作った daughter board 上の 7 segment で出来ることを確認 しました。

また daughter ボード上に FLEX 8000 シリーズの chip を載せる ことが可能だと思います。FLEX 8000 に書き込む プログラム flexcq.c を見るかぎり、書き込み操作は ttf file を down load しているだけです。

mother ボードの FLEX を daughter ボード のFLEX の初期化と プ ログラムを load する ハードとして使う場合の設計と、daughter ボード上に PC との IO を 実現することが daughter ボードを 論 理評価 ボードに成長させることが可能です。もっと簡単に、新し く gate 数の多い Flex を載せた ボードを設計すれば ok です。

それぞれの機能をGS にVHDL で独立に実現し、シミュレータ 段階で実現していることを示す。シミュレーション の 段階で file からの入出力を可能にする。この第 4 回の課題 が全く未消化です。これを前進して下さい。===> 両者

daughter ボード上の 7 segment を複数つけて、より複雑な 状態を実現して下さい。====> 松尾君