第6回 (97/06/17) のコメント

texio の環境を勉強したことによって、simulation 段階で、対角 化のプログラムを完成出来る見通しが出来ました。計算時間はかか りますが、十分な見通しを先に立てて VHDL ソースを作成してから 夏休みに入りたいです。皆さんよろしくお願いいたします。

FPGA に 必要なゲート数の問題は、残されていますが インターリ ンクからの回答や高田さんの方針を待つことにしようと思います。 この問題は、9 月まで保留します。

第5回の課題

file の IO を利用して 内積の vhdl のソースを完成して下さい。

GS, GL の基本 VHDL を作って下さい。松尾君が持っていた、コマンド インタープリターの ソースが GL の参考になると思います。

floating point の割算、平方根を引続き検討します。

第7回の発表での細かな注意

meeting より、皆さんの実作業が増えて着ました。meeting は、だ んだん勉強より、お互いの意志確認の場になります。正確な表現で 進行する方針を端的に話す必要が有ります。meeting の前に、何を 話すか 学校にくる道すがら考えて見て下さい。その場でいきなり 話してもなかなか話す順序が良く有りません。
rsaito@ee.uec.ac.jp