第7回 (97/06/24) のコメント

基本的な内積計算(32bit ですが)の vhdl まで完成したことは大変 良いと思います。動作遅延の問題は、全ての vhdl が完成した段階 で調整することで十分だと思います。

ただ パイプラインで処理した場合の和を最後にまとめる回路は必 要です。内積のベクトルの終了を示すものが必要です。(A と B に 特別な数を入れる? また ベクトル長を integer で入れる。 ベクトルの終了を示す信号を入れる。) などが考えられます。 ベクトル長を integer で入れる方法が簡単な気がします。

第7回の課題

説明した アルゴリズム (表、実際の割算、Taylor 展開を 組み合 わせて使う方法) で floating point の割算(グェン君)、平方根 (松尾君)を vhdl で作ります。

GL から GS への制御信号を伝達する基本構想を作ります。

第7回の発表での細かな注意

誰よりも、松尾君とグェン君の間の意志疎通が必要です。卒業研究が 2 人で独立の仕事にわける(10 月ぐらいから) まで共通の基盤で出来るように 無駄のない作業をして下さい。
rsaito@ee.uec.ac.jp