理論グループのミーティングの報告

第八回
日時：97/07/01
場所：齋藤理一郎助教授教官室西5-517
ルートの計算と割算について発表を行なった。 

ルートの計算(松尾)
 引き算によるアルゴリズム(中学校で習った展開法)で計算する。今の所有効桁数がおお
よそ3/4に減ることが確認された。回路規模は約1000セルで、掛け算器と加算器に比べて
小さい。

    

  1. ソースファイル

  2. シミュレーション結果




除算器(グェン)
 指数部に対しては引き算を、仮数部に対しては割算をする点を除けば基本的に乗算器と
同じであるが、PeakVHDLのオペレータ/が使えないため正数(仮数部)の割算は自分で作ら
なければならない。回路規模は約1500セルで、乗算器に比べて少し小さい。

    

  1. アルゴリズム

  2. ソースファイル

      

    1. 仮数部の除算

    2. 全体の浮動小数点数の除算

    

  3. シミュレーション結果




計算誤差について(これはミーティングでは説明しなかったが参考までに書く)

    

  1.  除算と乗算の誤差
   C = A × B (または A/B)とするとA、B、Cの相対誤差の間には以下のような関係が成立
 する。
   ΔC/C = ΔA/A +ΔB/B 
 つまり除算と乗算を繰り返すと誤差が累積される。

  2.  ルート計算の計算
   C = √A とすると
   ΔC/C = 1/2×ΔA/A 
  つまりルート計算を繰り返しても誤差は累積されず、有効桁数が減ることはない。




もどる。