VHDLソース集

ここに研究で使ったプログラムソースを保管します。プログラ ムの file 名簡単な内容の説明(言語)、使用基板名、FPGA 名、日 付、作製者(登録者)名。を書いてください。

ここにある VHDL ソースは、著作権は、齋藤が保有します。教 育研究機関が download して使うことは許可が要りませんが、引用 する場合には e-mail で許可が必要です。営利企業が用いる場合に は許可が必要です。

ソースの公開は、(株)アルテラ社とのユニバーシティプログラ ムの成果を示し、社会に還元することを目的としています。

1. CQ 基板

  1. ＜led.vhd＞スイッチとLED (98/4/14)（沼）
  2. ＜led.vhd＞スイッチとLED (98/4/14)(山岡）
  3. ＜cnt20.vhd＞20進アップダウンカウンタ (98/4/21)(山岡）
  4. ＜cnt_up.vhd＞可変速20進アップカウンタ (98/4/21)(山岡）
  5. ＜cnt2.vhd＞可変速BCDアップカウンタ(98/4/21)(沼）

2. Altera University Program 基板 (UP1 board)

2-1. FPGA =Flex10K: EPF10K20RC240-4

コンポーネント文を用いての制御
  1. ＜TEST2．VHD＞LEDに表示させる制御 , 親(01/7/3)(阿部)

    ・＜COUNT.VHD＞数字を表示させる制御, 子(01/7/3)(阿部)

VGA コネクタからのディスプレイ表示
また参考として完成に至るまでのソースはこちらへ
  1. ＜french.vhd＞ フランス国旗の表示(98/11/24)(沼)
  2. ＜color.vhd＞ テレビに使われるようなカラーバー(98/11/24)(沼)
  3. ＜white.vhd＞ 白い四角の表示(98/11/24)(沼)
  4. ＜vga5.vhd＞ 赤い画面の表示(98/10/27)(沼)
  5. ＜vga6.vhd＞ 緑,赤,青の三色の表示(98/10/27)(沼)
  6. ＜vga-rs-5-8.vhd＞ 動くブロックの表示(01/5/9)(阿部)
  7. ＜7seg.vhd＞ ディスプレイ上でのカウントアップ(01/5/23)(稲荷)
  8. ＜7seg3.1.vga＞8*12の表示(01/5/29)(阿部)
  9. ＜hyouji.vga＞12*12の表示(01/5/30)(阿部)
  10. ＜7seg4.vga＞24*48の表示(01/6/15)(阿部)
  11. ＜china1.vhd＞中国の国旗表示(01/11/28)(CUI)
  12. ＜Hakei.vhd＞16進数字の波形表示(01/11/29)(CUI)

2-1. FPGA = MAX7000: EPM7128SLC84-7

  1. ＜countdown.vhd＞カウントダウン（01/5/2)(阿部)

3. 松尾基板

FPGA = Flex10K: EPF10k100GC-503-3 2個

  1. ＜adder.vhd＞加算器(98/4/28)(山岡）
  2. ＜count3.vhd＞カウンタ(98/4/28)(沼）
  3. ＜mem.vhd＞メモリ操作(98/5/12)(山岡）
  4. ＜mem5.vhd＞メモリ読み書き(98/5/19)(山岡）
  5. ＜mem9.vhd＞メモリ読み書き(ベクトル)(98/5/26)(山岡）
  6. ＜mem11.vhd＞ハンドシェークを用いたメモリ操作(98/6/02)(山岡）
    (component: mem_ctrl.vhd)
  7. ＜mem13.vhd＞ハンドシェークを用いたメモリ操作(98/6/09)(山岡）
    (component: mem_ctrl.vhd)
  8. ＜mem15.vhd＞ハンドシェークを用いたメモリ操作(98/6/16)(山岡）
    (component: mem_ctrl.vhd)
  9. ＜hand3.vhd＞ハンドシェークを用いたPCとFPGA間のデータのやりとり(98/6/23)(山岡）
  10. ＜fpmult.vhd＞浮動小数点数乗算器(98/6/23)(山岡）
  11. ＜fpinpro.vhd＞浮動小数点数の内積計算(98/6/30)(山岡）
    (component: fpmult.vhd, fpadder3.vhd)
  12. ＜multi13.vhd＞行列積(98/10/8)(山岡）
    (component: mem_ctrl.vhd, mult_add.vhd)
  13. 仮想メモリ読み書き(02/08/13)(崔巍）
  14. 仮想メモリ加算器(02/08/14)(崔巍）
  15. 仮想メモリ乗算器(02/08/15)(崔巍）

4. PCI 基板

FPGA = Flex10KE: EPF10K200SRC240-3

  1. ＜SRAMCTR.vhdl＞ メモリコントロール(maxplus2 シミュレーション) (01/10/12)（稲荷）
  2. ＜ReadWrite.vhd＞ FPGA 内にレジスタを用意し、そのレジスタとの読み書き(01/11/27) (稲荷)
  3. ＜ReadWrite2.vhd＞ FPGA 内にレジスタを 2つ用意して異なる 2つのDATA に対する読み書き(01/12/04)(稲荷)

5. PC 制御ソース

  1. ＜led.vhd＞スイッチとLED (98/4/14)（沼）
VHDLのhome pageへ戻る
意見などは下記のアドレスまでメールでお願いします。
If you have any advices or comments please mail to:
yamaoka@tube.ee.uec.ac.jp、inari@tube.ee.uec.ac.jp