VHDL 言語 とは

VHDL 言語 (VHSIC HDL の略, VHSIC= very high speed integrated circuit 超高速集積回路, HDL = hardware description language ハードウエア記述言語 ) は、LSI (large scale integrated circuit 大規模集積回路) を 設計するための言語 HDL の 1つです。

HDL 言語の目的は、集積回路における論理を言語によって定義、記 述することです。HDL 言語は、fortran や c の プログラミング 言語と同様に、 compile, link の作業があり run に相当するのが、 computor 上での 論理 simulation になります。

HDL 言語では、さらにこの論理を特定のデバイスに書き込むために、 合成(synthesize)という作業があります。synthesizer によって出力さ れた回路図が 従来の CAD で設計された LSI の 回路図に対応しま す。

つまり、回路図を論理設計から自動的に生成するものが HDL と理 解することができます。HDL の利点は、論理を hardware に依存し ないで作り。また、構造化されたプログラミングによって問題を速 やかに的確に解決することなどです。また compiler の判断によっ て、冗長な論理を排除し、また synthesize した後の回路図上で実 際に回路遅延まで含めた simulation も実現でき、その feedback も容易です。

研究室の選択

研究室では、HDL として VHDL 言語, コンパイラーとしてパソコン 上で動く PeakVHDL を用いています。 hardware として アルテラ 社の device, 簡単な論理テストとして CQ 出版の design kit を 採用しました。さらに flex10k シリーズに対応する Max+Plus II (ver 8.3) を Unix 上で使用しています。Max+Plus は、アルテラ社 のユニバーシティプログラム によって提供を受けました。ここに感謝 いたします。

VHDL 言語を勉強するにあたり、研究室では 1997 年度の卒業研究 として以下 2 冊を教科書を採用しました。

テクノプレス社: 桜井 至 著

HDL 設計入門 2800 円 ISBN4-924998-12-5

HDL による デジタル設計の基礎 3,200 円 ISBN4-924998-16-8

VHDL 言語の simulator としては、電通大情報処理センターに導入 されている cadence 社の leapfrog と パソコン上で動く PeakVHDL を用いています。

理論 Home page. 　 研究室 Home page.

より良い選択がありましたら、以下に御連絡くださいませ。
rsaito@tube.ee.uec.ac.jp