コメントです。6 月は出来るかぎり具体的なところを 押えておく予定です。 RM> ==================================================== RM> 5/29 第１１回 meeting の報告 RM> ○ ハウスホルダ変換を 行列の一部だけでも 計算を RM> 続行出来るアルゴリズムがないか? と 高田さんから RM> 聞かれた。 これは出来ます。ハウスホルダ変換は 列単位で行われていますが、 この 列を列単位を更に分割可能です。 しかし処理を完了するためには、ハウスホルダ変換の一つの相似変 換ごとに 行列 A を 全て参照する必要が有ります。直交変換の宿 命です。 RM> <log> 計算 RM> 時間 RM> ↑ + RM> ｜ + - RM> ｜ + - RM> ｜ + - RM> ｜ + - RM> ｜ + - RM> ｜ + - RM> ｜ + - RM> - ↑ RM> - メモリスワップが起きる点 RM> - RM> −−−−−−−→ N 行列の次元 RM> (+) のような 次元N について N^3 で 計算時間が RM> 増大する 仮想的な演算器を想定して RM> (-) のように 演算器のメモリが足りない場合 外部 RM> とデータをやり取りしても それほど極端に計算 RM> が遅くならないと良い。 RM> ただし + を超えてしまう のは良くない RM> とのこと。 外部とのやり取りするスピードが内部とのやり取りするスピード と同じでなければいけません。しかし、現在のように PCI バス の バス幅が限られているので難しいです。 RM> ○ 数値計算に関するほんの ハウスホルダー変換の部分 RM> で演算器 のシステムに I/O に 低速な記憶装置 があ RM> る場合の効率的な方法について 少し書いてある部分を RM> コピーした。 このコピーを私にも下さい。今度の火曜日に説明して下さい。 RM> ○ 研究室で PeakVHDL/FPGA で 整数 55bit の 足し算 と RM> 掛け算器 を合成し EDIF file として ITL へ持ち込み RM> Max2PlsuII にかけた。 RM> RM> ● 足し算は 比較的短時間で 処理を終え、遅延を考慮した RM> シミュレーションがおこなえた。 RM> 条件 : PeakFPGA の設定 optimize speed RM> : FLEX10K20???240-? < ..速そうなもの...> RM> 結果 : クロックの立上り からの 出力の RM> 最大遅延時間は 13ns 以下 RM> RM> # FeakFPGA optimize の設定をきちんと反映しているかわ RM> からない。 RM> # 高田さんは "こんなに速くていいの?" といわれた... RM> # 足し算の不動小数点演算は 数クロックのパイプライン RM> 計算機として実現できそう。 これは丸め処理をいるのですか? いないのですか? RM> ●掛け算は １時間位 かかっても Max2PlusII の処理が終 RM> わらなかった RM> 条件 : PeakFPGA の設定 optimize speed RM> : デバイス 不明 RM> 結果 : 困った.... RM> # ここが 重要なところだけど. これは時間が かかりすぎ... これは、必要な library が存在しないというような問題では?