松尾さん レポートがあると、進歩がよくわかります。どうもありがとうござ います。ではコメントをします(response がないとつまらないです から)。 RM> =============================================== RM> 4/15 第３回 meeting の報告 RM> 今回は 浮動小数点の format と 積・和・除算の RM> アルゴリズムについて、勉強した。 5 月になったら教えて下さい。 RM> 参考資料として Turbo C++ のマニュアル(format) RM> と、TMS32020 DSPに インプリメントされている浮動 RM> 小数点演算のアルゴリズムの解説、MD chipの浮動小 RM> 数点部分の回路図、AHDL で記述された浮動小数点演 RM> 算のソースを頂きました。 MD の成果は是非使いたいところです。AHDL を VHDL に 変換することは容易でしょうか? perl でかける? RM> 解説を読んで、積と和の方はわかるのだが、除算 RM> のアルゴリズムがよくわからなかった。 掛け算は shifter ですから 簡単ですが、割算は複雑でしょう。 昔 情報の授業で聞いた(20 年ぐらい前)のですが、その時も 先生が結構ごまかして説明しているという感想を覚えています。 RM> MD chip の fp数 の計算は 33MHz のクロックで３ RM> クロックだったが、今はもっとクロックを早くでき RM> るとのこと。 3 クロックで掛け算が出来るのですか? 理解を超えています。 RM> 今回の課題: 浮動小数点の積を VHDL で記述する。 RM> (32bit or 64bit fp) library に頼るより、自分で作った方が良いかも知れません。 私から高田さんへ教えて欲しいことは, (1) SIMM または EDO memory の構造と、load and store の VHDL の記述です。 PCI バスに Memory だけがつながったものがあっても 良いと思い ます。巷では silicon disk と呼ばれている物だと思います。 いきなり大きな物を作る前に、ちょっと夏休みぐらいに簡単な物を 作ってみたいところです。 -------- 電気通信大学電子工学科 齋藤 理一郎 rsaito@tube.ee.uec.ac.jp