RM> 高田様、こんにちは、松尾＠木村・齋藤研です。 RM> だんだん、やるべきことが多くなって来て飽和しそうです、 RM> しかし、どうにかなるでしょう。 植木でいえば、新しい枝がいっぱいでてどんどん成長するころです。 どこで飽和するかは、個人の力量と力量にみあった努力によって決 まります。必ず飽和してそこからは、一定のアクセルのまま巡行速 度で進みます。飛行機と同じです。このアクセルを緩めるわけには いきません。 健康に注意して、規則正しい生活のなかで重要なことをこなしてい くことが望まれます。 私の役目は、不要な枝を払い幹をそだてます。植木の専門用語では 主幹仕立て といいます。 RM> ========================================================================= RM> 5/8 第８回 meeting の報告 RM> ○齋藤先生の考えた PCIボードのCHIP構成の説明をした。 RM> #実は 説明する方も良くわかっていない。 #実は 作った方も良くわかっていない。考える叩き台です。 捨て石としては良くできている? RM> #計算のアルゴリズムも一緒に考えないとわけがわからない。 RM> 疑問点その他 RM> ・GL:1 GS:3 となっているが GS:N ( N>3 ) として 高速化可能か? これは可能ではないと考えています。高速化するためには、GS の 下に更に GM という chip を考えより計算だけをするものを考えて います。これは増やせば増やすだけ速度があがる並列 chip を想定 下さい。 RM> 同じように GL を増やして高速化可能か? GL は、社長です。社長が 2 人いて別の指令を出すと、全体に統制 がとれません。竹内社長が 2 人いると ITL も大変でしょう。 GL は 1 つで、GS が 2-3 人、GM が 10 人というのが、人間社会 の 法人とか組織の基本構成です。この基本構成の利点を使ってみ ようという分けです。 RM> #増やせば速度があがるものを制作したい これは、並列化の理論とも関係がありますが、増やせば速度があが るアルゴリズムだと、いくらでも上がります。そうでなければ、 抜本的な改革が必要です。====> このことについては、物性研の super computor の講習会に 1 日でればわかります。今度は 5 月 の下旬にあります。yagi 君にきいてください。 RM> ・計算方法を評価をするツール 、計算式? が欲しい。 意味不明です。高田さんの follow をお願いします。 RM> ・無意味な計算を省くには.... RM> パイプラインが効いている時は計算中に省くのは意味が無いので RM> 1.前の段階の処理で flag を立てて対応する 私はこれを希望します。GL の 役目と考えています。 RM> 2.前の処理の時にメモリ配置を詰めてしまう これは メモリというよりは、内積演算処理の register だと思い ます。 RM> 3. 面倒だから省かない... ここを変えなければ、大きな変革になりません。実用上も利益が大 きいです。 RM> が考えられる。 RM> △GS の vector_register に SRAM は使えるか? RM> 容量にもよるが使える、 PIN 数の問題が出る? でないかな? chip の なかに RAM を 押し込めたいところです。この容量を評価 するのが、今後の基本設計となります。 RM> ○これからの日程をかんがえると RM> 夏休みのあたりまでに ボードを作るということから... RM> 　　５月　　　|　　　６月　　　|　　　７月　　　|　　　８月　　　|　　　９月 RM> −−−−−−−|−−−−−−−−|−−−−−−−−|−−−−−−−−|−−−−−−− RM> 　基本設計　　|　　詳細設計　　|　　物作り　　　 　 |　　評価　 |まとめと本作の構想 RM> 　　　　　　　|　　CHIP設計　　|Art Work |PCB 作成 |　　　　　　 RM> 　　　　　　　|　ボード設計　　| 部品調達　　　　　 |　　　　　　　 RM> 　　　　　　　|　　　　　　　　|ドライバソフト作り　|　　 これは、大変良い schedule 表です。ryouma 君と nguyen 君の役 割を書き込んで詳細に決めましょう。 RM> ○ PCI バスについての説明の時に用いた図 RM> RM> +--+ バースト転送の制御信号 RM> | | RM> |P | +----------+ ___ __________________ RM> |C +-----+ PCI19060 +------ ADS --> |_| RM> |I |32bit| | A 32 ______________ _______ RM> | +-----+ SD +------ BLAST --> |_| RM> |B | | | ___ _______ RM> |U | | +------ READY/I <-- |____________| RM> |S | | | D 32 ______________ _______ RM> | | | +------ BTERM <-- |_| RM> | | | | RM> | | | +------ <-- ボード側から RM> | | +----------+ 33MHz --> バス側から RM> | | RM> +--+ 33MHz RM> ○ PCI に関する資料として 、MD one/PCI の資料を頂いた ここは来週の理論 meeting の 課題になっています。30 分で話せ るように準備してきてください。 RM> ○ 使うDRAMの種類は? RM> chip の動作周波数が 低いなら( 10 〜 30 MHz 位? )、EDO RAM RM> 十分高くできるのなら ( 60 MHz 以上？) SDRAM RM> 御値段は秋葉原価格.. RM> # 目標は高くしたい... EDO RAM で 60ns = 16MHz で十分でしょう。ここが律速になるので あれば、データのありかたを変更したいとおもいます。 高性能 = 高価格 では当り前。です。高性能 = 低価格 の目標で いきたいところ。 RM> ○ chip (FPGA)の御値段は? RM> 一個、10 万円〜 100 万の間だそうです。調査中 結構高いですね。ITL がどれぐらいで売るつもりか知りませんが、 このような、得体もしれない ボードは 50 万を超えたら買う人は 多くないと思います。商品にする前に 本当に LSI にする必要あり? RM> ○ アップダウンカウンタを VHDL で 書き ITL で .ttf をつくった RM> 結果 RM> 学校で FLEX8000 の石にダウンロードしたが、 PIN の接続は正常 RM> なのだが、動作は変、VHDLソースを修正する必要あり。 この話しは午後に詳しくききます。 WWW に登録しておいて下さい。 -------- 電気通信大学電子工学科 齋藤 理一郎 rsaito@tube.ee.uec.ac.jp