斎藤先生 ITL高田です。 >これは可能ではないと考えています。高速化するためには、GS の >下に更に GM という chip を考えより計算だけをするものを考えて >います。これは増やせば増やすだけ速度があがる並列 chip を想定 >下さい。 実際の問題として、３種のLSIを作るのは大変です。 たとえばGL.GSはFPGAで構成出来、GMをLSI化すれば良いと言うのが やりやすいです。 >これは、並列化の理論とも関係がありますが、増やせば速度があが >るアルゴリズムだと、いくらでも上がります。そうでなければ、 >抜本的な改革が必要です。====> このことについては、物性研の >super computor の講習会に 1 日でればわかります。今度は 5 月 >の下旬にあります。yagi 君にきいてください。 > >RM> ・計算方法を評価をするツール 、計算式? が欲しい。 > >意味不明です。高田さんの follow をお願いします。 ハードの構成を決めると、性能の見積りが出来る様な、TOOLが欲しいと 言うことです。例えば、 解く行列の次数 N クロック周波数 F (GL),GS,GMの搭載数 NL,NS,NM GM内の演算器の個数　AN メモリの要領　Chip内／ボード　S1,S2,.....,SN PipeLine のLatency P1,P2,.....,PN 転送速度GL,GS,GM間、HOST<-->ボード間、CHIP内、CHIP外メモリ。 等のパラメータを与えると、 xx.xxGflops相当と言った性能を見積もることの出来るツールです。 これでハード構成が妥当かどうかを客観的に判断したいと思います。 ちなみにMD Oneでは、 粒子数、LSI/BD、BD枚数、BUSの転送速度等を与えると、性能を見積もる Toolを作りました。 >RM> △GS の vector_register に SRAM は使えるか? >RM> 容量にもよるが使える、 PIN 数の問題が出る? でないかな? > >chip の なかに RAM を 押し込めたいところです。この容量を評価 >するのが、今後の基本設計となります。 FPGAですと1000〜10000 byteのorderでしょう。 最新のDRAM混在LSIで（実績は無いかも）でMbyteに届くかと言うレベルです。 >RM> ○ chip (FPGA)の御値段は? >RM> 一個、10 万円〜 100 万の間だそうです。調査中 > >結構高いですね。ITL がどれぐらいで売るつもりか知りませんが、 >このような、得体もしれない ボードは 50 万を超えたら買う人は >多くないと思います。商品にする前に 本当に LSI にする必要あり? FPGAの単価は松尾君が一桁間違えています。FPGAは10K〜100Kです。 今回作成するボードはそれだけでも意味があるようにしたいと思っています。 普通、このクラスの基板を開発するのは開発費に数１００万円かかります。 今回の場合も基板作成を外注に出す部分だけでも１００万前後かかる でしょう。 従って、この費用を何らかの形で回収する必要があります。 ストーリーとしては （１）PrototypeでもMatrix acceleratorとしてある程度の性能が出るので、 商品になりうる。 （２）Matrixではないが、何らかの計算を行う専用ハードウェアとして ある程度の性能が出て、商品になりうる。 これについては、私どもの方に、いくつかテーマがないことも無いです。 （３）FPGAを使用したPrototype boardとして これは一般売は難しいかも知れません。できるとすれば、教育用か 何かでしょう。 例えば、ご紹介頂いた阿部研でのCPU作り等が考えられます。 また、「学生実験の設備」といった使い道も考えらえらます。 価格としては、この様な数量の少ないボードですと、部品代の数倍の 販売価格になります。例えば、FPGAが１０万相当のものを搭載して ５０万とか、そのような値付けになるでしょう。 従って、（１）、（２）の解が望ましいわけです。 （２）等は本筋ではありませんが、プラスアルファの研究テーマとして 考えて見ていただけると有難いです。 （２）、（３）のことを考えると、ハード構成はFlexibleなものにしておく必要が 有ります。 ------- End of Forwarded Message