高田様、こんにちは、松尾＠木村・齋藤研です。 簡単ではありますが第一回と第二回の meeting 内容の報告です。 あともう少しくわしい内容をWWWのコンテンツ にまとめようと思っています. では、来週もまた御指導を宜しくお願いします。 ================================================= 4/8 第一回 meeting の報告 まず、全体を見渡すことが先決ということで、大き な流れを、 最初の３週間 計６回、ITL で meeting をしながら勉強することになった。 齋藤先生が まず内積を計算する回路を製作しては との提案があった。 課題 :内積を計算するロジックの記述 =================================================== 4/11 第二回 meeting の報告 まず、取り敢えず作った内積計算機のロジックを示した。 Accolade Peak VHDL でシミュレートまでできたのだが、 このソースを、ALTERA社 の VHDL にかけたところ、 コンパイルエラーが発生してしまった。 コンパイルエラーは、library ieee.numeric_std.all がないということなので、代わりとして、 ieee.std_un signed.all を用いたが、演算子 * の右辺は 2のベキ乗 でないといけない旨のエラーが発生した。 いろいろ試したが、整数の乗算が、ALTERA社 の VHDL で 思うように書けなかった。VHDL の入口でマゴついている 状態です。 とりあえず、問題点を議論することになった。 問題点として、 １ operator * が うまく使えない ２ floating module のパッケージ ３ complex の定義(over load) #VHDLの理解が十分でないことが ネックである。 ４ また、内積の計算機を作るにあたって、の問題点 ベクトルデータの入力の高速化と計算の並列化に関して 1 時間軸の高速化 20MHz 程度? パイプライン化? 2 chip の数を多くして、入力と計算を分散させる。 3 pin の数が neck になると考えられる。 ５ 大きなデータを扱うとき、全体をどのように制御するか? #やるべきことの全体像がまだ見えない気がします。 課題: １ 今回作った内積計算機のロジックは、動作が並列的 でないので、入力と計算(和の計算が主?)を並列的に 記述された内積計算機のロジックを作る。 ２ 内積計算機の 役に立つ応用例を考える。