高田様、こんにちは、松尾＠木村・齋藤研です。 第３回のmeeting 内容の報告です。 今回の課題はとても手応えがありそうです。 それでは失礼します。 =============================================== 4/15 第３回 meeting の報告 今回は 浮動小数点の format と 積・和・除算の アルゴリズムについて、勉強した。 参考資料として Turbo C++ のマニュアル(format)と、 TMS32020 DSP に インプリメントされている浮動小 数点演算のアルゴリズムの解説、MD chipの浮動小数 点部分の回路図、AHDL で記述された浮動小数点演 算のソースを頂きました。 今回は、除算のアルゴリズムがよくわからなかった。 MD chip の fp数 の計算は 33MHz のクロックで3 クロックだったが、今はもっとクロックを早くでき るとのこと。 今回の課題: 浮動小数点の積を VHDL で記述する。 (32bit or 64bit fp) ===============================================