高田様、こんにちは、松尾＠木村・齋藤研です。 いつもの 報告です。今回は図を少し入れてみました。 (何やら某ゲームみたいな図です) それでは失礼します。 =========================================================== 5/1 第 ７回 meeting の報告 今日のmeeting の話題 ○ボードには FLEX10K が 4個まで ○ICの構成はどうするか -> Ex. 内積unit ○ICとメモリの接続構成 -> 外付 や chip内部にVHDL で書く ○定数倍も同様に出来る ・内積の例 +---+ +---+ +---+ +---+ |MUL|=>|ADD| とか |MUL|====|MUL| +---+ +---+ |ADD|====|ALL| +---+ +---+ ・メモリーの構成 共通バスにする? ↓ +-----+ 双方向?+-----+ ? PC D <==32==>| |-+-------| |----+ <==10==>| | | | | | etc. <===8==>| |----+----| |-+ | +-+---+ | | +-+---+ | | | | | | | | 5 +------+ 5 +------+ +---+メモリ| +---+メモリ| +------+ +------+ SIM 32M SIM 32M ↑ ↑ chip に独立? ___/______/ #chip独立メモリ と 共通のメモリ一つ の構成だと pin 足りるかな? ○1/x や srqt(x) MD chip の 関数発生機は bit列の 上位bit+下位数bit を table index として 上位の数bit+下位bit を delta X として、 C0 + C1X + C2X^2 + C3X^3 + C4X^4 という計算をするようだ table は 4K x 128 だそうです。 ↓ <-delta X-> ↓ +--------+---------+---------+ | e | MH | ML | +--------+---------+---------+ ↑<-table inddx->↑ #今回のは大きめのテーブルを使えるかも? ○宿題のコンパイル 並列の内積unit (n = 4) を書いてきた。 一番大きいchip に 7,8 個の演算部(32bit)が入るようだ。 もっと入るかな? VHDL を書き慣れてきたらしく、すんなりコンパイルできた △でも掛け算がまだ 通らない ○試作ボードをどのような物にするか考える 今回の課題 : chip とメモリの構成をどうするか 考える。 当面の課題と同じ。 ============================================================= ---