高田様、こんにちは、松尾＠木村・齋藤研です。 少し遅くなりましたが、いつもの meeting の報告です。 それでは失礼します。 =============================================================== 5/15 第９回 meeting の報告 ○ 考えてきた chip とメモリーの構成 について議論した。 +------+ +------+ +------+ |Memory| |Memory| |Memory| |Large | |Large | |Large | +-+--+-+ +-+--+-+ +-+--+-+ A| D| A| D| A| D| +-+--+-+ +-+--+-+ +-+--+-+ | GS | | GS | | GS | | | | | | | +----+-+ +---+--+ +----+-+ +-+ D| D| D| | | | | | |P+---------+----------+-----------+ |C| | | |I+------+----------+ | | | A| D| A| D| +-+ +-+--+-+ +-+--+-+ |Memory| | GL | |Small | | | +------+ +------+ 利点 行列 x ベクトル の計算で ベクトルをGLが送りながら、 計算できるので通信量が多少減る。 PIN 数の制約を満足している ( GL: AB 32 DB 64 GS: AB 32 DB 64*2 ) それぞれ 189 以下 電気的制約を無視すれば GS chip を 増やせる。 欠点 メモリが分割されているので、GS 間の通信が不便。 課題 A = A + B のような計算 の場合 DRAMのメモリアクセスに淀みが出る。 ハウスホルダー逆変換が分離可能か? => 可能 その他 クロック 33.3MHz チップ数 3 GS内演算 4 step とすると、 400Mflops 程度の性能(瞬関最大風速) ※齋藤先生のコメント 十分です 但し、計算機を淀むこと無く動かすこ とが目標です。 # GS内演算 が 1 step の場合もありそう... 実効性能は?? ○ GS 内部のレジスタ 用いて もっとデータを使い回せないか? ○ GS 内に メモリを持つか、外部に持つか? # 今のところの制約では 外部に持つしかないが。 もし、内部に持てるなら、bus 幅が大きくできる可能性あり。 ○ LSI化 を考える時、設計が GSをコピーだけで 済む構成がないか? ○ 上に関して GS の持つメモリーを小さくして、外部から高速にデータを送 り込む構成は考えられないか? ○ 他に斬新な構成は無いか? 1bit演算の並列コンピュータ ぐらいの発想.. ○ もっと 仮想的なchip を考えるのは? ======================================================================