EAB を使ったメモリ(2001)

Flex10K は、論理回路を構成出来るLC(Logic Cell)の他にEAB(Embeded Array Block)というものを持っている。本研究室で用いるデバイスEPF10K200SRC240-3ではEAB 1個辺り 16bit×256(4096bit) のRAM を構成することができ、このEAB が24個ある。例えば、16bit メモリが欲しい場合、EAB を １つ使うとFlex10KE だと256Word 分構成できる。ここにそのEAB を使ったRAMの設計方法を示す。

シミュレーションモデルの作り方

初期値ファイルの作り方

合成の方法

シミュレーションモデルの作り方

1. DOSプロンプト上でシミュレーションモデルを作成するディレクトリに移動
2. DOSプロンプト上で\maxplus2\genmem synram 256x32 -vhdl と入力します。
   synram => 同期RAM
   ansynram => 非同期RAM
   256x32 => Width32bit で 256Word のメモリ
   -vhdl => シミュレーションモデルをVHDL で出力。
3. \genmem を実行すると以下の図1のようになります。
   図1

4. ここでADDRESS,input DATA,output DATA をRegister するかどうかを選択。
   
5. 通常はここで 2を選択 => 高速な動作可能
   これは、Write 時はアドレスとデータはクロック同期でRead 時はクロック非同期というモードです。実際には、アドレスがクロック同期であるため、Read 時にも見かけ上データがクロック同期しているように見える。
6. 指定したディレクトリにsyn_ram_256x32irou.vhd などというファイルができる。
7. syn_ram_256x32 はデフォルトでエンティティ名がsyn_ram_256x32 となっているので、この名前をこれからシミュレーションしたい回路のメモリマクロ名に変える。
8. シミュレータでコンパイルするとシミュレーションモデルが作られる。
9. これから作成する回路のマクロ名をシミュレーションモデルのマクロ名と合わせることにより、そのままコンパイルして組み込むことができる。

初期値ファイルの作り方

初期値ファイルを作成するにはIntel HEX ファイルとMaxplus2 独自のMIF ファイルというものがある。ここではMIF ファイルの作成方法を示す。

テキストエディターを使用した場合
1. maxplus2 を起動する。
2. File/New を選択しText Editor File を選択したら OK をクリック。
3. 図 2のようなフォーマットでアドレスとデータを入力。

   

4. 拡張子を.tdf ではなく .mif に変えてシミュレーションモデルと同じディレクトリに保存

ダイアロゴボックスを使う場合
この方法は合成した後に作成したほうがいい。

1. maxplus2 を起動する。
2. maxplus2 で合成結果edif ファイルを開く。
3. File/Project/Set Project to Cuurent File をクリックする。
4. シミュレーションを行う手続きを行う。Simulator を起動してもSTART はまだクリックしない。 => Max+ 2の使い方 タイミングシミュレーションの実行
5. Simulator を起動したら、Initialize/Initialize Memory をクリックすると、図 2のようなダイアロゴボックスが開く。

   図2

6. Value のところにDATA を入力する。
7. DATA を入力したら、Import File をクリックしてファイル名を指定して保存する。

合成の方法

LPM_RAM_DQ のGraphic Design File

• サンプルファイルを以下に示します。

  -- ALTERA LPM RAM_DQ Evaluation Module --
  --LPM_RAM_DQ　のアドレスとデータはクロックが、Write　Enable
  信号に同期して出力されるソース
  
  LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  use ieee.std_logic_unsigned.all;
  
  ENTITY CMEM is
  port(
  SYNC : in std_logic;　 --WE と同じ
  CQ : out std_logic_vector(31 downto 0);　--出力データ
  CADD : out std_logic_vector(7 downto 0);　--出力アドレス
  MCLK : in std_logic);　--クロック信号
  
  end CMEM;
  
  
  architecture CMEM of CMEM is
  --コンポーネント宣言　ここで信号名をLPM_RAM_DQ　の信号と合わせる
  component coderam
  port ( Data : in std_logic_vector(31 downto 0);　--データ幅を指定
  Address : in std_logic_vector(7 downto 0);　--アドレス幅を指定
  WE : in std_logic;　　--Write　Enable信号
  Q : out std_logic_vector(31 downto 0);　--出力信号
  Inclock : in std_logic);　--クロック信号
  end component ;
  
  signal CADDj : std_logic_vector(7 downto 0);
  signal CW : std_logic;
  signal CDAT : std_logic_vector(31 downto 0);
  signal MCLKj : std_logic;
  
  begin
  --コンポーネントインスタンスを使って、LPM_RAM_DQに信号を振り分ける
  UCMEM:coderam port map(
  Inclock => MCLKj,
  Address => CADDj,
  Data => CDAT,
  Q => CQ,
  WE => CW);
  
  CADD <= CADDj;
  CW <= '0';
  CDAT <= "00000000000000000000000000000000";　--データの初期値
  
  MCLKj <= MCLK;
  
  process(MCLK,SYNC) begin
  
  if(SYNC='0') then
  
  CADDj <= "00000000";
  
  elsif(MCLK'event and MCLK='1') then
  
  CADDj <= CADDj + 1;
  
  end if;
  
  end process;
  
  
  end CMEM;
  
  

• ソースの説明

  ソースのcomponent coderam はLPM_RAM_DQ の信号を指定しています。architecture 内部のコンポーネントインスタンスでLPM_RAM_DQ の信号に何を接続するか指定します。コンポーネントインスタンスはインスタンス名を変えることで増やすことができる。つまりLPM_RAM_DQ を複数使う場合は、
  UCMEM : coderam
  UCMEM1 : coderam
  UCEMEM2 : coderam
  と変えることにより、複数のLPM_RAM_DQ を使うことができる。

• 論理合成

  上のソースをPEAK VHDL で合成することはできない。PEAK VHDL ではcomponent を使った階層構造では下位のモジュールにentity coderam を期待しているため、コンパイル、論理合成共に通らない。仮に通ったとしても、Maxplus2 でコンパイルする際にはエラーが出てしまう。

  そこでこのソースの論理合成にはLeonardo を使う。Leonardo ではcomponent entityを空のまま合成することができる。空のまま合成し、Maxplus2 に受け渡すとMaxplus2 は自動的にマクロを認識し、空のマクロを埋めることができる。以下にその方法を示す。

  Leonardo の論理合成の仕方はこちら

  1. Maxplus2 を起動する。
  2. 合成したedif ファイルを開き、File/Set Project to Current File をクリックする。
  3. File/MegaWizard Plug-In Manager をクリックする。
  4. MegaWizard Plug-In Manager のCreate a new custom megafunction variation にチェックをつけてNEXT をクリック。
  5. 図 3に示すように設定したら、NEXT をクリック。
     LPM_RAM_DQ を選択し、out put file type にはAHDL を指定する。これはAHDL にしておけば再度合成する手間が省ける。AHDL によるファイルはMaxplus2 が認識できるので合成の必要がない。また、out put file のファイル名をVHDL で記述したコンポーネント名に合わせる。こうすることでedif ファイルをコンパイルする際に、Maxplus2 は作業ディレクトリのコンポーネント名と同じファイルを探しに行くことができる。最後にNEXT をクリックする。

     図3

  6. アドレス幅、データ幅をVHDL で記述した通りに設定し、NEXT をクリックする。
  7. FINISH をクリックして終了。

シミュレーション結果

1. 初期値ファイルを取り込む
   テキストエディターで作成したmifファイルを取り込む
   1. MegaWizard Plug-In Manager で作成したcoderam.tdf をテキストエディターで開く。
   2. VARIABLE で設定しているパラメータに
      LPM_FILE= *.mif
      と入力。

      ダイアロゴボックスで作成したmif ファイルを取り組む => こちら

2. シミュレーション結果