VHDL を用いた LSI の設計

齋藤研究室では、(1) 集積回路の設計を固体物理の行列計算に 応用し専用回路を作ること、(2) 集積回路の設計を通じて学生の教 育をすること、を目的に、1997 年から VHDL と FPGA を用いた集 積回路設計をしてきました。

この研究は、1999 年現在 日本アルテラ株式会社 から ユ ニバーシティプログラム のご支援を頂いています。本研究の 成果は、ユニバーシティプログラムを通じて発表されます。

以下には、ユニバーシティプログラムによって得られた成果を 社会に還元するために公開するものです。この ページ以下の内容 の著作権は、齋藤が保有します。教育研究機関の方は、許可なく利 用することが出来ます。営利企業の方は、事前の許可が必要です。 許可なく引用利用された場合には、損害賠償の対象となります。

2001 年度進行中の研究報告

VHDL 言語 について VHDL ソース集 ( 更新 )
現在の仕事状況( 更新)
理論グループのミーティングの報告 ( 更新 )
ユニバーシティプログラム UP1ボードの使用方法 (2001 by m-abe)( 更新 )
PCI評価基盤の使用方法(2001 by inari)( 更新 )
設計における用語解説とその機能( 更新 )
ズバッと解決!! VHDL 関連エラー対策 => トラブル解決への近道( 更新 )
電子工学基礎セミナー(6/19、6/26)


使用しているソフトウェア・ハードウェア、および終了した研究報告。

Flexにライセンスサーバのインストール記録(2001, by inari)
PEAK VHDL/FPGA (1997)
Maxplus IIMaxplus IIの開発ツールサイト(1998)、使用方法(2001) ALTERA WEB Literature
WinDriver (2001, by inari)
QUARTUSII(2001, by fuda 、inari)
Leonardo Spectrum (2001, by fuda 、inari)、 使用方法pdfマニュアル(pdf,5.6Mb)
Flex Design Kit/CQ 使用方法 (1998, by numa)
アルテラユニバーシティプログラムのパッケージ使用方法 (1998, by numa)

各種報告書、セミナー発表の記録

画像技研 (ITL) との共同研究報告 (1996)
ユニバーシティ・プログラム提案書(1997)
ITL でのミーティングの報告 (1997)
全体セミナでの発表
行列演算chip の設計
TEXTIO package の例
8255 PPIのハンドシェーク信号

その他のリンク

Delphi Super Page

関係業者 web-site 連絡先
Altera (FPGA chip のMaker) 日本アルテラ社
インターリンク
Accolade (PeakVHDL)  PealVHDL の patch サイト
画像技研 (ITL)
CQ 出版社 EDA tool
PCI バス (PCI special interest group)
城南プリント製作所: tel: 03(5705)1101 Fax 03(5705) 1104
    (プリント基板製作、校費支払可能)
(株)アリテック(FPGA搭載PCIボード)
理論 Home page.   研究室 Home page.


コメントまたはアドバイスなどがあれば以下のアドレスへどうぞ。
ryouma@tube.ee.uec.ac.jp
齋藤 理一郎 の Home Page へ (rsaito@tube.ee.uec.ac.jp)